MOSFET和IGBT柵電荷測試方法介紹
李力軍
（北京勵芯泰思特測試技術有限公司，北京，100088）

摘要：
        功率MOSFET與IGBT已經成為功率半導體應用中的主要器件，而MOSFET和IGBT柵電荷測試方法困擾用戶已久。國內鮮有單位從事相關方面研究，為了更好地保障產品質量，本文就MOSFET和IGBT柵電荷測試方法進行了介紹。
關鍵詞：MOSFET；IGBT；柵電荷
        由于功率MOSFET與IGBT具有導通電阻（電壓）低、擊穿電壓高、驅動簡單的特點，目前已經成為功率半導體分立器件應用中的主要器件，廣泛應用于計算機外設、電源(AC/DC、DC/DC、DC/AC變換器)、手機、汽車電子、音響電路及儀器儀表等領域。在上述應用中大部分MOSFET或IGBT是處于開關狀態。正確使用這些器件，避免器件失效的發生，就需要理解并掌握MOSFET或IGBT的特性。功率MOSFET有兩個重要的參數，一個是導通電阻RDS(on)，另一個就是柵電荷Qg。國際上通用 FOM = Qg * Ron 作為優值函數來表征MOSFET器件的性能，
        因此柵電荷和導通電阻具有非常重要的作用[1]。導通電阻是一個靜態直流參數，比較容易測量，而柵電荷的測量對激勵源和測試電路的要求較高，其中特別是被測器件負載對觀察器件柵極電荷的特性并正確測量至關重要。本文將介紹MOSFET柵電荷的相關參數，結合美軍標MIL-STD-750E 3471.2 介紹柵電荷的測試方法，以及測試中應注意的問題。IGBT的柵極電荷特性及測試方法與MOSFET相同，只需將MOSFET中的漏極D、源極S替換為集電極C和發射極E即可。
 
        圖1所示為一個常見的MOSFET器件外特性模型，此外還包括了驅動電路、總的柵極電阻以及漏極的一個負載阻抗。由器件手冊給出的輸入電容（Ciss）、輸出電容（Coss）和反向電容（Crss），圖1中的三個電容分別定義如下：
      Ciss  =  Cgs + Cgd ；   Coss  = Cds + Cgd  ；    Crss = Cgd
        其中柵漏電容Cgd 也稱為米勒電容，是柵漏電壓的非線性函數。靜態下的柵漏電容比柵源電容小得多，但隨著漏源電壓VDS的變化，柵漏電容可增大至柵源電容的20倍[2]。因此柵漏電容Cgd對柵電荷的影響最大。

        圖2所示是取自IRF640的電容參數特性曲線，圖中可以看出這些電容參數與VDS有關。Cgd是三個電容參數中的共同變量，因此可以理解為Ciss，Coss，Crss參數隨VDS的改變是由于Cgd與Cds隨VDS變化造成的，器件手冊中給出的柵電荷參數是在特定條件下的測試結果，而一般寄生電容Cgs是恒定的。

        柵電荷一般由三個參數構成：Qg是柵極總電荷；Qgs是柵源電荷；Qgd是柵漏電荷，也即米勒效應電荷。圖3所示為IRF640數據手冊上的柵電荷曲線定義。從曲線中可以看到，Qgs起始與0點到第一個拐點的電荷，Qgd是電荷從第一個拐點到第二個拐點的電荷，Qg是從0點到VGS等于驅動峰值電壓處的電荷。曲線中從第一個拐點到第二拐點處的曲線是一條平行直線，稱為平臺曲線。
 
 

        圖4是IRF640數據手冊柵極電壓在恒流驅動時的特性曲線，曲線顯示了當恒定電流流入器件柵極后，柵極電壓VGS的大小與注入到柵極的電荷的關系。圖中可以看出VDS對于柵電荷特性曲線中的平臺階段具有的影響。
        圖4是柵源電壓與柵電荷曲線，與之對應的柵源電壓與充電時間曲線如圖5所示。在測試柵電荷時，會在柵極施加一個恒流源以確定有多少電荷注入到器件柵極，由于電流定義為每秒鐘通過導體截面的電荷量，因此柵電荷可以通過對時間積分求的：

當柵極電流恒定時，上式可簡化：

        因此，當圖1中的柵極驅動為一個恒流源時，就可以將柵源電壓與時間的特性曲線同柵源電壓與電荷的曲線相對應起來。得到下述公式：
                             
Qg = Ig * t

  
        圖5曲線中1~4的序號表示柵源電壓VGS上升過程中存在四個階段。雖然器件手冊中給出的是三個階段，但按圖5分為四個充電階段更便于分析:
第一階段：
        在第一階段，柵源電壓VGS從0點上升至開啟電壓VT，漏極電流ID沒有流動，漏源電壓VDS不變。此時器件處于關斷狀態，在t0時刻，對器件柵極施加恒流源，VGS開始上升并且對寄生電容Cgd和Cgs充電。第一階段容易認為僅對Cgs充電，而當VGS上升時，Cgs應當也處于充電狀態。當VDS不變時Cgs與Cgd相比大許多，因此會有更多電流對Cgs充電。此外需要注意的是，Cgs是與電壓無關的寄生參數，但是Cgd和Cds均與它們兩端電壓差有關（當漏極電壓高于柵極電壓時Cgd與Cds與電容兩端壓差成反向關系），當柵極與漏極電壓升高時，Cgd將減少，當漏極與源極電壓升高時Cds也將減少。當VDS>VGS是，如果VGS升高，則會造成VGD減少，因此會引起Cgd升高。也就是說，當VGS升高時Cgd升高。因此，隨著VGS升高，柵電荷會有輕微增加。
第二階段：
        在第二階段，柵源電壓VGS從開啟電壓VT上升至平臺電壓VPL，漏源電壓VDS開始減少，漏極電流開始流動。當漏極電流開始流動時（忽略漏流），所對應的柵源電壓VGS稱為開啟電壓。圖6所示，t=t1時刻，ID開始流動并且VDS開始降低，到t=t2時刻時，曲線出現第一個拐點。在第一階段，總的電荷累積量是由于恒流驅動源對寄生電容Cgs和Cgd充電的總效應，并且Cgd由于VGD的減少有輕微增加。在第二階段，電荷的變化量將會隨著Cgd和VGD的乘積變化，這是由于，其中V是電容兩端電壓差，C是容值。圖1所示VGD的變化由漏極電流ID和漏極阻抗ZL決定。
        如果如圖1中使用電阻負載或者電感負載時，在第二階段的拐點處，并不能保證ID電流達到最大，漏極電流ID應在拐點右側達到最大。而當測試使用恒流源負載時，在理想情況下，拐點處（VPL）即是漏極電流達到最大的時刻。
第三階段：
        漏源電壓VGS從平臺電壓（也稱為米勒平臺）VPL上升至VPR，ID會在此過程中某點達到最大值，VDS在t3時刻達到最小值（器件完全導通），t2至t3時刻的QGD是注入到柵極的電荷量。隨著VGS繼續上升，會看到VGS斜率迅速下降，并且在某些情況下其斜率會降低到0斜率。這時，可以認為VGS進入電壓平臺階段，這一階段會持續t2至t3時間。圖5所示的平臺階段的電壓斜率是由從柵極看到到的總電荷量減少情況決定的，而這一電荷量的變化取決于Cgd與VGD的乘積，與在第二階段的分析情況一樣，如果VDS與Cgd的所代表的電荷量迅速降低，這時就會有更多的柵極電流流入Cgd以適應這樣的電荷量變化，因此流動到Cgs的電荷量就會減少，這樣就會造成VGS的斜率降低，如果VGD*Cgd變化足夠大，所有的柵極電流都需要去補償這種變化時，柵極電壓斜率就會為0斜率。因此在實際測試過程中，將會發現對于超低開關損耗的MOSFET，平臺電壓斜率將不為0斜率，而對于Qg參數較大的MOSFET器件以及IGBT，平臺電壓降出現0斜率。
當VDS降低時Cgd將增加，VDS降低至ID*RDS(on)時，將停止降低，此時將達到曲線的第二個拐點VPR，此時t=t3。
第四階段：
        在第四階段，VGS從VPR上升至VDR，漏極電流保持最大，漏源電壓VDS保持最小，此時從t0至t4可以觀察得到Qg。當VDS降低到ID*RDS(on)時，VGS將以新的斜率上升，此時VDS將不再變化，有恒流源驅動的柵極電流將再次絕大部分流入Cgs。而此時柵極電壓上升斜率將比在第一階段是略低，這是由于此時Cgd已經隨著VGD的降低而變大了許多，并且與Cgs寄生電容容值接近。柵極電流將同時對Cgs和Cgd充電，原理與第一階段相同，并且這是漏極電壓低于柵極電壓，因此Cgs和Cgd均與電壓無關為一常量。


        從圖6 可以清楚地看出對于工作在開關狀態下的MOSFET，在t1之前，漏極電壓最高但漏極電流近似為零；在t3之后漏極電流達到最大，此時的漏極電壓又近似為零，器件在這兩個階段的自身損耗P近似為零。其功率損耗集中在t1到t2的開啟和t2到t3的平臺階段，MOSFET在關斷時的波形是圖6的鏡像，損耗同樣集中在這兩個階段。在同樣的驅動條件下，器件的柵電荷越大，t1到t3的時間就越長，器件在開關時的損耗就越大，因此柵電荷對于工作在開關狀態下的MOSFET是一個非常重要的參數。
        特別強調的是圖6中所示的漏極電壓VD 和漏極電流ID 與柵電荷變化時的對應關系，是用高速恒流源做負載時的結果，如采用電阻做負載，漏極電流ID的變化將會是隨漏極電壓VD變化而滯后，從而影響VGS在T2處的波形和T2到T3的平臺部分，直接影響柵電荷的測試結果。

美軍標MIL-STD-750E 3471.2中定義的柵電荷測試分解的更為詳細。柵電荷測試各部分的定義如下：

1. 測試 1    Qg(th)： 是達到定義最小柵源閾值電壓的柵電荷，它是由原點開始的Q = F(Vgs) 線性圖形軌跡。與柵極電流ID、柵極供電電壓VDD和結溫無關。它與柵源電容有如下關系：

1. 測試 2   Qg(on)：是達到器件RDS(on)測試所需柵源電壓時的柵電荷。

1. 測試3  Qgm(on)：是達到器件最大額定柵源電壓時的柵電荷，和 Qgm(on)是線性的VGS圖形軌跡Q = F(Vgs) ，與柵極電流ID和結溫無關。軌跡的斜率與柵極供電電壓VDD無關，但會影響Q坐標軸的截距。

1. 測試4   Vgp：是器件達到規定漏極電流時的柵極電壓，VGP 和 ID 是柵極電壓與漏極電流傳輸特性中的一點；VGP 隨 漏極電流ID和結溫TJ 變化，有兩種方法測量VGP。
2. 使用一個直流參數測試裝置，電路與SOA安全工作區測試標準3474中的相似，設置VDD > VGS;

1. 使用柵電荷測試電路，需要漏極負載ID是恒流的。

1. 測試5     Qgs：是達到規定的漏極電流ID 時 柵源電容Cgs 所需要的電                荷，它隨柵極電流ID 和結溫變化化，Qgs是用柵電荷測試電路在恒定漏極電流負載條件下測量的。

1. 測試6     Qgd：是在恒定漏極電流條件下從柵極向漏極提供的改變漏極電   壓的電荷，Qgd 隨隨柵極供電電壓VDD變化，但不隨漏極電流ID和結溫TJ變化。Qgd與等效柵漏電容有關（Crss = Qgd/VDD）,等效輸入電容：Ciss = Cgs +Crss

        圖8 是美軍標MIL-STD-750E 3471.2中給出的N溝道MOSFET柵電荷基本測試電路。轉換柵極恒流源脈沖和VDD極性，就可以對P溝道MOSFET測試。
美軍標中對柵電荷測試電路中漏極負載做了兩種規定：
Condition A中規定漏極使用電阻RL作為負載進行測試，
電阻值按下述公式確定：
                        RL = VDD / ID
被測器件截止狀態時的漏極電壓VDD應設定在器件漏源擊穿電壓的50%到80%之間，同時規定ID >= 100 mA 。
        這種測試電路非常簡單，但由于在被測器件開啟和關斷的過程中ID電流隨VDS變化，ID對柵-漏電容的充電的變化會使VGS曲線（圖5）在t1到t2第一拐點處過于彎曲變得圓滑，無法準確確定拐點的時間坐標，從而直接影響Qgs和Qgd的測量。我們在LX9600柵電荷測試系統[4]上做了對比測試，圖9中的左圖就是使用電阻負載時的Vgs波形（黃色）；

 LX9600測得漏極電阻負載（左）和一般恒流源負載（右）的Vgs比較
被測器件IRF640

Condition B中漏極D使用恒流源替換RL負載，測試電路比較復雜，對漏極恒流源的要求非常高。恒流源必須是浮動的，在被測器件導通時能承受VDD的高壓，電壓范圍從二十幾伏到一千伏左右，在被測器件截止時有非常低的飽和壓降，最重要的是這個恒流源的動態響應必須非常快，響應時間應和被測器件的響應時間大致相同，否則會影響Qgd的特性曲線（圖5 中t2-t3部分），圖9中的右圖是一個低速恒流源做負載時Vgs（黃色）的特性曲線，明顯看出t2-t3階段的曲線不平坦，而且有跌落。
  
        圖10是采用高速恒流源作為負載時的Vgs特性曲線，測試結果與IRF640器件手冊給出的特性曲線（圖2）完全吻合。

        圖3和圖4所示均是MOSFET導通時的特性曲線，器件關斷時，會釋放電荷，這是一個與導通相反的過程，雖然實際應用中導通和關斷可能使用不同的驅動電路，但柵極電荷對其影響、原理分析與參數數值均相同。
        因為MOSFET開啟和關斷時的柵極電荷是相等的，所以在實際測試中一般采用電壓脈沖開啟、恒流關斷的方法去測量柵電荷，這樣控制電路比較簡單、并且安全可靠。圖9是采用關斷時測量的柵極電壓（黃色）和漏極電壓（紅色）、電流（綠色）波形，可以看出VGS與圖8中的波形是鏡像的。

        美軍標測試條件A和B對柵極電流Ig的規定是相同的，要求柵極恒流源從被測器件關斷到導通或導通到關斷的過度時間大約50uS 。Ig 的設定值根據芯片尺寸而定，范圍從0.1mA 到 5mA 。

        實踐中對于一些大功率器件，特別時IGBT組件，是由多個器件并聯組成的，其輸入電容非常大，如果Ig 設定值小，會導致被測器件在t1到t3階段（圖6）時間過長，器件會迅速發熱甚至損壞。因此應根據器件手冊給出的輸入電容等參數增大柵極恒流源的Ig值。美軍標中建議柵極恒流源有數十毫安的輸出能力，一般工程上設計一個0.1mA—200mA輸出的可編程柵極恒流源就可以基本滿足全部測試需求。
        但增大Ig時應避免輸入分布參數（主要是感抗）的影響，否則在示波器上觀察到的Vgs電壓波形就不能真實反映柵電荷的變化，在工程實踐中必須重視柵極恒流源與被測器件之間的連接和布局。
        無論采用A、B那種測量條件，美軍標中都規定測試時管殼溫度應在 +25°C。實際上溫度的變化對柵電荷這個參數影響較小，可根據不同需求來規定測試時對溫度的要求，以降低測試成本。
        測試用高速數字存儲示波器的帶寬應大于300M、采樣速率 >= 1G，最好有三個以上輸入通道，可同時觀察柵極電壓，漏極電壓和漏極電流波形。對于漏極電流的采樣應使用高速電流傳感器，采樣點最好放在源極，以避免漏極一端的分布參數帶來的影響。
        柵極電壓輸入通道探頭的前端應有緩沖驅動，美軍標中采用的是運算放大器CA3240E作為跟隨器，其輸入阻抗1.5T，輸入電流10pA，輸入電容4pF，這樣可以降低示波器探頭引入的誤差。

參考文獻：

1. 張為佐 《功率MOSFET及其發展淺說》 電源技術應用 2000（1-2）18-21
2. POWER MOSFET柵電荷分析及結構改進 衡草飛等（電子科技大學IC設計中心）文章編號：1003-0107（2004）09-0059-04
3. 美軍標：MIL STD 750E 3471.2

作者介紹：
李力軍：從事集成電路、半導體分立器件測試的相關技術研究和系統的開發研制工作三十余年，曾任國家多個重點攻關項目中集成電路測試系統研發子課題的負責人，承擔過北京市科委和北京市經信委的多個重大科研項目，開發的半導體分立器件直流參數測試系統BC3193在器件廠家，軍工院所，高校等領域得到廣泛應用。目前研制的半導體交流參數測試系統LX9600,測試內容涵蓋，時間參數、柵電荷、結電容、雪崩耐量、反向恢復時間等交流參數。現任北京自動測試技術研究所副總工程師、北京市科學技術研究院半導體分立器件測試實驗室主任，北京勵芯泰思特測試技術有限公司總工程師。